Indexed by：
Abstract：
维特比(Viterbi)译码器由于其优良的纠错性能,在通信领域有着十分广泛的应用.用FPGA实现Viterbi译码算法时,其硬件资源的消耗与译码速度始终是相互制约的两个方面,通过合理安排加比选单元和路径度量存储单元可有效缓解这一矛盾.基于基4算法所提出的同址路径度量存储管理方法能在提高译码速度同时有效降低译码器的硬件资源需求.
Keyword：
Reprint 's Address：
Email：
Version：
Source ：
现代电子技术
ISSN： 1004-373X
CN： 61-1224/TN
Year： 2007
Issue： 13
Volume： 30
Page： 51-54
Cited Count：
SCOPUS Cited Count：
ESI Highly Cited Papers on the List： 0 Unfold All
WanFang Cited Count：
Chinese Cited Count：
30 Days PV： 1
Affiliated Colleges：
