Abstract：
本设计提出了一种基于RISC-V指令集架构的SOC低功耗模式设计。该设计适用于小型、移动的处理器芯片,以及对低功耗模式需求越来越高的人工智能应用芯片。本设计分为低频模式、睡眠模式、停机模式。本设计通过VCS+VERDI联调仿真,观察整体设计的波形,通过VIVADO软件对不同工作模式下的电路综合分析。经过计算,处理器在三种不同工作模式下的功耗分别降低了正常模式下的4%、8%、63%。在FPGA板的功耗测试中,睡眠模式下FPGA板整体功耗降低了正常模式下的19%功耗。
Keyword：
Reprint 's Address：
Email：
Source ：
数字技术与应用
ISSN： 1007-9416
CN： 12-1369/TN
Year： 2019
Issue： 02
Volume： 37
Page： 179-180
Cited Count：
SCOPUS Cited Count：
ESI Highly Cited Papers on the List： 0 Unfold All
WanFang Cited Count：
Chinese Cited Count：
30 Days PV： 0
Affiliated Colleges：
