Indexed by：
Abstract：
在保证视频编码性能的前提下,为降低硬件实现复杂度、减少硬件资源、提高硬件的处理速度,提出一种新的基于现场可编程门阵列(FPGA)的高效视频编码标准(HEVC)帧内预测硬件结构.设计的硬件结构可以支持64×64到4×4的块大小以及所有的模式预测,而且经过实验,实现一个完整的64×64大小的编码树单元(CTU)的编码过程需要3.3×10^4左右的周期数,主频能够达到160 MHz.
Keyword：
Reprint 's Address：
Email：
Source ：
福州大学学报:自然科学版
ISSN： 1000-2243
CN： 35-1337/N
Year： 2020
Issue： 3
Volume： 48
Page： 318-324
Cited Count：
WoS CC Cited Count： 0
SCOPUS Cited Count：
ESI Highly Cited Papers on the List： 0 Unfold All
WanFang Cited Count：
Chinese Cited Count： -1
30 Days PV： 1
Affiliated Colleges：
