新一代视频编码标准HEVC硬件实现的复杂性较之以前的标准有大幅提高.在保证编码性能的前提下,为了降低硬件实现的复杂度和资源消耗,提高硬件的处理速度与并行度,提出一种面向硬件实现的HEVC帧内编码快速算法.首先在Hadamard-SATD基础上引入头比特估计,简化了率失真代价计算过程;然后使用同层相邻块的最佳模式作为最有可能模式列表的输入,解除计算预测值时对重构数据的依赖性,提高了硬件的处理速度;最后采用新的预测单元处理顺序和基于16点的硬件复用结构,使之更利于硬件实现的情况下减少硬件资源的使用.实验结果表明,与参考软件HM16.7相比,文中算法可以降低约40%的编码复杂度,且没有明显性能损失;在Xilinx的Virtex6综合结果表明,硬件面积比已有算法减少了45%左右,并且可以达到30帧/s1080p视频序列的实时编码要求.