Indexed by：
Abstract：
设计了一款基于H.264二进制算术编码算法IP核。针对该算法硬件实现特点,对其算法结构进行特别优化,并在Verilog HDL实现过程中,以JM86源代码为模型进行功能验证。在TSMC 0.18μm工艺下,达到频率200MHz,面积0.027mm2,能够满足实际应用要求。
Keyword：
Reprint 's Address：
Email：
Source ：
中国集成电路
ISSN： 1681-5289
Year： 2010
Issue： 9
Volume： 19
Page： 59-62
Cited Count：
SCOPUS Cited Count：
ESI Highly Cited Papers on the List： 0 Unfold All
WanFang Cited Count：
Chinese Cited Count： -1
30 Days PV： 0
Affiliated Colleges：
