提出一种基于时间域计算的模拟数字转换器，将输入的模拟信号经锯齿波与比较器电路转变为时间域信号，并对时间域信号进行高精度采集以完成模数转换；使用数字逻辑电路替换模拟电路完成模数转换功能，以达到在信号采集系统中替代高性能模拟数字转换器(ADC)的优化设计。提出了基于可编程门阵列(FPGA)实现时间触发器(TFF)的设计方案，利用更精细的基础器件对时间域信号进行存储和计算，实现脉宽扩展，以提高时间数字转换器(TDC)的采集精度。使用TFF对时间信号进行处理，减少了使用进位延时链构建的传统TDC在输入待测量信号时因多次采集和控制而带来的误差。实验表明：在Xilinx　Artix-7　FPGA平台下，时间测量精度在22　ps以上；当采样频率为50　kHz时，采样精度可达20　bit,稳定工作精度为18　bit。