Abstract：
本文主要阐述了在深亚微米下面的逻辑综合的过程。对综合过程的主要的逻辑约束进行详细分析,并根据MCU芯片的结构特点,进行时钟的定义。同时,本文详细分析了时钟定义、电源、复位等问题的处理方法,最后达到时序收敛。再对满足时序的综合结果进行可测性设计,测试覆盖率达到99.5%。
Keyword：
Reprint 's Address：
Email：
Source ：
中国集成电路
Year： 2014
Issue： 10
Volume： 23
Page： 52-55
Cited Count：
WoS CC Cited Count： 0
SCOPUS Cited Count：
ESI Highly Cited Papers on the List： 0 Unfold All
WanFang Cited Count：
Chinese Cited Count：
30 Days PV： 6
Affiliated Colleges：
