Indexed by：
Abstract：
本发明涉及集成电路技术领域，特别是一种基于SET/MOS混合结构的D触发器，其由1个电容，2个PMOS管, 2个NMOS管和1个SET构成。利用HSPICE对该电路进行了仿真验证。仿真结果表明该电路能够有效地实现D触发器的逻辑功能, 整个电路的平均功耗仅为8.67nW。与基于传统的CMOS设计的D触发器相比, 管子数目大大减少, 功耗显著降低, 电路结构得到了进一步的简化, 有利于节省芯片的面积, 提高电路的集成度。该结构有望广泛应用于环形振荡器、分频器、有限状态机等时序逻辑电路中。
Keyword：
Reprint 's Address：
Email：
Patent Info ：
Type： 发明授权
Patent No.： CN201210001145.4
Filing Date： 2012/1/5
Publication Date： 2014/10/15
Pub. No.： CN102545839B
公开国别： CN
Applicants： 福州大学
Legal Status： 授权
Cited Count：
SCOPUS Cited Count：
ESI Highly Cited Papers on the List： 0 Unfold All
WanFang Cited Count：
Chinese Cited Count：
30 Days PV： 2
Affiliated Colleges：
