Indexed by：
Abstract：
本实用新型涉及一种基于FPGA的跨步访问数据流检测电路。数据寄存器的输入端、减法器的第一输入端相连接作为整个电路的数据输入端，数据寄存器的输出端与减法器的第二输入端相连接，减法器的输出端与数据差值寄存器的输入端连接，数据差值寄存器的输出端与数据存储器的第一输入端连接，数据存储器的第二输入端与计数器的输入端、计数器的输出端连接，数据存储器的的输出端与比较器的输入端连接，比较器的输出端作为整个电路的信号输出端，比较器的输出端还与信号计数器的输入端连接，信号计数器的输出端作为整个电路的计数信号输出端。本实用新型能够判断输入数据流是否为跨步访存数据，并能够判断输入数据流的长度。
Keyword：
Reprint 's Address：
Email：
Patent Info ：
Type： 实用新型
Patent No.： CN202021937030.2
Filing Date： 2020-09-08
Publication Date： 2021-05-18
Pub. No.： CN213241151U
公开国别： CN
Applicants： 福州大学
Legal Status： 授权
Cited Count：
WoS CC Cited Count： 0
SCOPUS Cited Count：
ESI Highly Cited Papers on the List： 0 Unfold All
WanFang Cited Count：
Chinese Cited Count：
30 Days PV： 1
Affiliated Colleges：
