Abstract：
为了降低HEVC视频编码标准中帧内预测的复杂度，本文提出了基于深度学习的帧内块划分提前终止算法，并利用FPGA开发板进行硬件加速。提前终止算法利用深度学习中的卷积神经网络提取帧内CTU块的纹理特征，并根据提取到的纹理特征决定帧内块划分情况，进行帧内块划分的提前终止，从而减少帧内预测的复杂度；硬件加速利用Xilinx Vitis AI开发环境实现帧内卷积神经网络的FPGA硬件部署，完成硬件加速过程。测试结果表明，与HM16.5相比，本文算法在保证性能的情况下可以降低约59.253%的编码复杂度，在经过FPGA硬件加速过程后，帧内块划分预测速度最高可达到1269.27FPS。
Keyword：
Reprint 's Address：
Email：
Version：
Source ：
广播电视网络
ISSN： 2096-806X
CN： 10-1686/TN
Year： 2022
Issue： 03
Volume： 29
Page： 107-110
Cited Count：
WoS CC Cited Count： 0
SCOPUS Cited Count：
ESI Highly Cited Papers on the List： 0 Unfold All
WanFang Cited Count：
Chinese Cited Count：
30 Days PV： 4
Affiliated Colleges：
