Abstract：
现有神经网络大多模型复杂，由于模型参数量、计算量较大而难以应用于移动终端等实际场景，因此本文选择轻量级神经网络MobileNet并利用高性能、可重构的FPGA平台进行硬件加速设计。通过并行展开、流水线设计、量化策略等方式优化加速器，针对提升并行度带来的大量DSP资源消耗，本文通过DSP优化编码方式对卷积操作中的乘法进行优化，从而减少了44.8%的DSP资源消耗。实验结果表明本文在Xilinx ZCU102开发板上实现了129.6 fps的推理速度，整体性能达到147.4 GOP/S。
Keyword：
Reprint 's Address：
Email：
Version：
Source ：
中国集成电路
ISSN： 1681-5289
CN： 11-5209/TN
Year： 2024
Issue： 03
Volume： 33
Page： 40-43,93
Cited Count：
SCOPUS Cited Count：
ESI Highly Cited Papers on the List： 0 Unfold All
WanFang Cited Count：
Chinese Cited Count：
30 Days PV： 7
