Abstract：
Viterbi算法是卷积码的一种最大似然译码。文中介绍了(2,1,9)的Viterbi译码器的FPGA一种实现方案,其中ACS运算采用两个基四蝶形运算、幸存路径采用单指针进行回溯、路径度量存储为乒乓结构,电路经过综合后输出速率最高能达到2.3Mbps。
Keyword：
Reprint 's Address：
Email：
Source ：
福建电脑
Year： 2009
Issue： 08
Volume： 25
Page： 95-96
Cited Count：
SCOPUS Cited Count：
ESI Highly Cited Papers on the List： 0 Unfold All
WanFang Cited Count：
Chinese Cited Count：
30 Days PV： 0
Affiliated Colleges：
